Le plus grand fabricant de semi-conducteurs au monde Zoomé plans pour les deux prochaines années. TSMC prépare plusieurs procédés lithographiques. Il présentera les technologies les plus avancées, ajustera les technologies de pointe actuelles et optimisera les technologies les plus anciennes et les moins chères.
Au cours de l’année prochaine, la production de masse commencera en utilisant la technologie 4 nm appelée N4C. Il s’agit d’une évolution du N4P, qui est un N4 amélioré basé sur le N5. Les itérations de TSMC sont assez difficiles à comprendre…
Le N4C a les mêmes caractéristiques énergétiques et de performances que le N4P, mais devrait être 8,5 % moins cher à produire. Une partie est destinée à une densité plus élevée (nombre de transistors par mm²), une partie à des optimisations supplémentaires. Les N4C ne seront pas utilisés dans les puces haut de gamme, mais dans les puces moins chères disponibles dans le milieu de gamme et en dessous.
Les puces haut de gamme utiliseront alors le processus 3 nm de deuxième génération appelé N3P. Le premier (N3) a été pratiquement entièrement acheté par Apple, qui fabrique la puce M3 pour Mac et la puce A17 pour iPhone.
Transistors neufs
TSMC souhaite démarrer la production basée sur les risques de puces de 2 nm au début de l’année prochaine, puis la production de masse au second semestre. Un processus appelé N2 promet des performances 15 % supérieures avec la même consommation ou une consommation inférieure de 30 % avec les mêmes performances par rapport à aujourd’hui. Dans le même temps, cela augmentera la densité de 15 %.
Mais les machines de production sont confrontées à un défi de taille. Des années plus tard, TSMC déploie un nouveau type de transistor, que la société appelle nanosheet ou GAAFET (gate-all-around field-effect transistors), censé réduire à nouveau les fuites de courant à travers les canaux.
Alors que dans les transistors planaires, les grilles ne touchaient les canaux que d’un côté (le haut), dans les FinFET, elles touchaient déjà les deux côtés. Cependant, ce n’est qu’au GAA que les portes sont entourées de canaux sur les quatre côtés. Les FinFET empilent les canaux les uns à côté des autres horizontalement, les GAA les empilent les uns sur les autres. De tels transistors peuvent être réduits, de sorte que la surface de la plaquette de silicium soit utilisée plus efficacement. L’ensemble de la troïka des semi-conducteurs envisage de passer au GAA, mais chaque entreprise appelle les transistors différemment (et il existe des différences mineures entre eux) : GAAFET (TSMC), MBCFET (Samsung) et RibbonFET (Intel).
Ils donneront suite à N2 en 2026 N2X un N2P. On ne connaît pas encore leurs propriétés par rapport au N2, mais les lettres de TSMC ont une certaine symbolique. X est une variante spéciale du procédé original axée sur la performance (une fréquence aussi élevée que possible). P ou E signifie qu’ils sont des successeurs traditionnels qui améliorent les propriétés de plusieurs manières. C et S se concentrent sur l’augmentation de la densité.
Quoi qu’il en soit, nous connaissons une innovation importante chez N2P : TSMC déploiera ici pour la première fois une technologie d’alimentation électrique arrière. Il sépare les chemins du signal et de l’alimentation. Alors qu’ils conduisent actuellement à des transistors d’un côté, BPD introduira une conception en sandwich avec un transistor au milieu, un signal d’un côté et une alimentation de l’autre. Cela entraînera des performances plus élevées et des coûts inférieurs, mais théoriquement également des problèmes de fiabilité et de conduction thermique.
Au second semestre 2026, TSMC introduira le processus A16. Par rapport au N2P, il augmentera les performances de 7 à 10 % ou réduira la consommation de 15 à 20 %. La densité des transistors sera 8 à 10 % plus élevée.
À propos, à l’instar d’Intel, TSMC commencera à marquer les processus avec la lettre A, censée symboliser l’unité Ångström égale à un dixième de nanomètre. Les progrès de la production ne seront pas si rapides dans les années à venir, donc au lieu de nombres décimaux (par exemple 1,6 nm), les fabricants modifieront la nomenclature en vigueur depuis des années. L’humanité a ouvert l’ère des nanomètres au début des années 1990, lorsque sont arrivées les premières puces commerciales dotées de transistors plus petits que le micromètre.
Processus de fabrication TSMC
Densité du processus Consommation électrique Production de masse N7 (DUV) +70 % contre 16FF+ +30 % contre 16FF+ −60 % contre 16FF+ T2 2018 N7P (DUV) comme N7 +7 % contre N7 −10 % contre N7 ? 2019 N7+ (EUV) +17% vs N7 +10% vs N7 −15% vs N7 T2 2019 N6 +18% vs N7 comme N7 comme N7 T1 2020 N5 +80% vs N7 +15% vs. N7 −30% vs N7 T2 2020 N5P comme N5 +7% vs N5 −10% vs N5 ? 2021 N4 +6% vs N5 comme N5 comme N5 ? 2022 N4P +6% contre N5 + 11% contre N5 −22% contre N5 ? N4X 2023 ? + 15% par rapport au N5 ? ? 2023 N4C +8% contre N5 + 11% contre N5 −22% contre N5 ? 2025 N3 +70% vs N5 +15% vs N5 −30% vs N5 S2 2022 N3E +60% vs N5 +18% vs N5 −34% vs N5 T2 2023 N3P + 4% vs N3E + 5% contre N3E −10 % contre N3E ? 2025N3S ? ? ? ? 2025N3X ? ? ? ? 2025 N2 + 15% vs N3E +15% vs N3E −30% vs N3E S2 2025 N2P ? ? ? ? 2026N2X ? ? ? ? 2026 A16 +10% vs N2P +10% vs N2P −20% vs N2P S2 2026 A14 ? ? ? ? 2027
2024-05-07 17:46:49
1715101755
#les #nanomètres #TSMC #sont #déjà #trop #gros #commencer #utiliser #une #autre #unité #pour #les #chips #Živě.cz
