Intel PowerVia, alimentation à l’arrière de la puce

Intel est le premier avec la solution PowerVia qui peut implémenter l’alimentation à l’arrière de la puce de test avec les caractéristiques du produit fini. PowerVia, ce sera inséré sur Intel Process Node 20A au premier semestre 2024, aide à résoudre le problème croissant des goulots d’étranglement d’interconnexion de zone de mise à l’échelle en déplaçant le chemin d’alimentation vers l’arrière de la tranche.

Un avantage sur la concurrence

Ben Sell, vice-président du développement technologique d’Intel
PowerVia est une étape importante dans notre stratégie « cinq nœuds en quatre ans ». Et également sur notre chemin pour obtenir un billion (un billion) de transistors dans un boîtier en 2030. En utilisant un nœud de processus expérimental et une puce de test ultérieure, nous avons réussi à éliminer les risques d’alimentation par l’arrière pour nos nœuds de processus. Veiller à ce qu’Intel ait une longueur d’avance sur la concurrence pour commercialiser cette technologie.

Comment fonctionne cette solution

Intel a découplé le développement de PowerVia à partir de celui des transistors pour s’assurer qu’il était prêt à être mis en œuvre sur du silicium basé sur les nœuds de processus Intel 20A et Intel 18A. PowerVia a été testé sur son propre nœud de test interne pour déboguer et garantir le bon fonctionnement de la technologie avant son intégration dans l’Intel 20A avec RibbonFET. Après la fabrication et les tests sur une puce de test en silicium, il a été confirmé que PowerVia offrait une utilisation très efficace des ressources de la puce, plus de 90 % des cellules et une évolutivité significative des transistors, permettant aux concepteurs d’obtenir des performances et une efficacité accrues dans leurs produits. Intel a présenté ces résultats lors du VLSI Symposium du 11 au 16 juin à Kyoto.

L’importance de la mise en œuvre de la nutrition

PowerVia a une longueur d’avance sur les solutions d’alimentation arrière concurrentes. Cela nous permet d’offrir aux concepteurs de puces, y compris les clients Intel Foundry Services (IFS), une voie de plus rapide vers des gains importants en termes de consommation et de performance de leurs produits. Intel a une solide expérience dans l’introduction de nouvelles technologies dans l’industrie pour faire progresser la loi de Moore, telles que le silicium contraint, la grille métallique Hi-K et le FinFET. Avec l’arrivée de la technologie gate-all-around PowerVia et RibbonFET en 2024, Intel continue de dominer l’industrie en matière de conception de puces et d’innovations de processus.

Le marché exige des transistors différents

PowerVia est le premier à résoudre le problème des goulots d’étranglement dans les interconnexions. Un nombre toujours croissant de cas d’utilisation, y compris l’IA et les graphiques, nécessitent des transistors plus petits, plus denses et plus puissants pour répondre aux exigences de calcul associées. Depuis des décennies, les lignes d’alimentation et de signal au sein d’une architecture à transistors utilisent les mêmes ressources au détriment les unes des autres. En séparant les deux, les puces peuvent augmenter performance et efficacité énergétique et fournir de meilleurs résultats. L’alimentation arrière est essentielle pour réduire la taille des transistors, permettant aux concepteurs d’augmenter la densité des transistors sans sacrifier les ressources pour fournir plus de puissance et de performances.

Comment fonctionne Intel

Intel 20A et Intel 18A introduiront à la fois la technologie d’alimentation arrière PowerVia et la technologie RibbonFET Gate-all-around. Être loin complètement Nouveau dans l’alimentation des transistors, la mise en œuvre du back-feed a soulevé de nouveaux défis pour la dissipation thermique et le débogage.

Alimentation de l’outil

En dissociant le développement de PowerVia du RibbonFET, Intel a pu relever rapidement ces défis afin d’assurer la préparation à la mise en œuvre dans le silicium basé sur les nœuds de processus 20A et 18A. Les ingénieurs d’Intel ont développé des techniques d’atténuation pour éviter les problèmes de surchauffe. La communauté de débogage a également développé techniques pour s’assurer que la nouvelle structure de conception pourrait être correctement déboguée. En conséquence, la mise en œuvre du test a fourni des mesures de performances et de fiabilité solides tout en démontrant la valeur intrinsèque de la technologie bien avant qu’elle ne rejoigne la nouvelle architecture RibbonFET.

Réduire les coûts

Le test a également utilisé la conception rendue possible par la lithographie EUV (Extreme Ultraviolet), qui a permis une utilisation standard des cellules de plus de 90 % sur de grandes surfaces de la matrice. Avec une densité cellulaire plus élevée, cela devrait se traduire par une baisse des coûts. Le test a également montré une amélioration de plus de 30% de la chute de tension de la plate-forme et un avantage de 6% en fréquence. Intel a également obtenu des caractéristiques thermiques dans la puce de test PowerVia conformes aux puissances plus élevées attendues par la mise à l’échelle logique.

Les prochains développements

Dans un troisième article présenté au VLSI, le technologue Intel Mauro Kobrinsky a expliqué les recherches d’Intel sur des moyens plus avancés d’implémenter PowerVia. Y compris le signal d’activation et l’alimentation à l’avant et à l’arrière de la plaquette. Mettre PowerVia sur le marché avant les autres dans l’industrie tout en continuant à innover fait partie de la longue tradition d’Intel d’apporter des avancées constantes sur le marché.