Samsung dévoile la technologie d’emballage de puces IA 3D SAINT pour rivaliser avec TSMC

Samsung Electronics Co., le plus grand fabricant mondial de puces mémoire, prévoit de dévoiler l’année prochaine une technologie avancée de conditionnement de puces tridimensionnelles (3D) pour concurrencer le leader de la fonderie Taiwan Semiconductor Manufacturing Company (TSMC).

Le fabricant de puces basé à Suwon, en Corée du Sud, utilisera la technologie – SAINT, ou Samsung Advanced Interconnection Technology – pour intégrer la mémoire et les processeurs nécessaires aux puces hautes performances, y compris les puces IA, dans des tailles beaucoup plus petites.

Sous la marque SAINT, Samsung prévoit de dévoiler trois types de technologies : SAINT S, qui empile verticalement les puces de mémoire SRAM et le CPU ; SAINT D, qui implique un packaging vertical de processeurs tels que le CPU, le GPU et la mémoire DRAM ; et SAINT L, qui empile les processeurs d’application (AP), ont déclaré dimanche des personnes proches du dossier.

La technologie actuelle d’emballage 2,5D assemble dans la plupart des cas différents types de puces côte à côte horizontalement.

Certaines des nouvelles technologies de Samsung, notamment SAINT S, ont déjà passé avec succès les tests de validation. Cependant, Samsung lancera des services commerciaux l’année prochaine après de nouveaux tests avec ses clients, ont indiqué des sources.

L’emballage, l’une des dernières étapes de la fabrication des semi-conducteurs, place les puces dans un étui de protection pour éviter la corrosion et fournit une interface pour combiner et connecter les puces déjà fabriquées.

Les principaux fabricants de puces tels que TSMC, Samsung et Intel Corp. se livrent une concurrence féroce pour les boîtiers avancés, qui intègrent différents semi-conducteurs ou interconnectent verticalement plusieurs puces. Le packaging avancé permet de fusionner plusieurs appareils et de les regrouper comme un seul appareil électronique.

La technologie de conditionnement peut contribuer à améliorer les performances des semi-conducteurs sans avoir à réduire le nanomètre grâce à un traitement ultra-fin, ce qui est technologiquement difficile et nécessite plus de temps.

Selon le cabinet de conseil Yole Intelligence, le marché mondial du packaging avancé de puces devrait passer de 44,3 milliards de dollars en 2022 à 66 milliards de dollars d’ici 2027. Sur 66 milliards de dollars, le packaging 3D devrait représenter environ un quart, soit 15 milliards de dollars.

TSMC, LEADER ACTUEL DE L’EMBALLAGE 3D

La technologie a connu une croissance rapide parallèlement à la croissance de l’IA générative telle que ChatGPT, qui nécessite des semi-conducteurs capables de traiter rapidement des données volumineuses.

Le courant dominant actuel du secteur est le packaging 2.5D, qui place les puces aussi près que possible les unes des autres pour réduire les goulots d’étranglement des données.

TSMC, le premier fabricant mondial de puces sous contrat, est également leader sur le marché mondial du packaging avancé avec sa technologie de packaging 2.5D vieille de dix ans.

TSMC dépense beaucoup d’argent pour tester et mettre à niveau sa technologie d’empilement inter-puces 3D, SoIC, pour ses clients, notamment Apple Inc. et Nvidia Corp. TSMC a annoncé en juillet qu’il investirait 90 milliards de dollars taïwanais (2,9 milliards de dollars) dans un nouveau système avancé national. usine de conditionnement.

Plus tôt ce mois-ci, la société taïwanaise United Microelectronics Corp. (UMC), le troisième fondeur mondial, a lancé son projet de circuits intégrés 3D wafer-to-wafer (W2W) pour fournir à ses clients des solutions de pointe pour intégrer efficacement la mémoire et les processeurs en utilisant technologie d’empilement de silicium.

UMC a déclaré que son projet W2W 3D IC, en collaboration avec des sociétés d’emballage telles que ASE, Winbond, Faraday et Cadence Design Systems, est une entreprise ambitieuse qui cherche à tirer parti de la technologie d’intégration de puces 3D pour répondre aux exigences spécifiques des applications d’IA de pointe.

Intel utilise sa technologie d’emballage de puces 3D de nouvelle génération, Foveros, pour fabriquer des puces avancées.

FEUILLE DE ROUTE POUR L’EMBALLAGE DE PUCES DE SAMSUNG

Samsung, la deuxième fonderie mondiale, a accéléré le développement de sa technologie d’emballage de puces depuis qu’elle a dévoilé sa technologie d’emballage 2,5D H-Cube en 2021.

La technologie de packaging 2.5D permet d’empiler des puces logiques ou des mémoires à large bande passante (HBM) sur un interposeur en silicium dans un petit facteur de forme, a déclaré Samsung.

La société coréenne a annoncé en avril qu’elle proposait un service d’emballage clé en main, gérant l’ensemble du processus, de la production de puces à l’emballage et aux tests.

Avec sa nouvelle technologie SAINT, Samsung vise à améliorer les performances des puces d’IA pour les centres de données et les points d’accès mobiles dotés de fonctions d’IA sur l’appareil, ont indiqué des sources.

Écrire à Jeong-Soo Hwang à hjs@hankyung.com
In-Soo Nam a édité cet article.